PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-242364

(43) Date of publication of application: 22.10.1987

(51)Int.CI.

H01L 29/78

H01L 29/52

H01L 29/60

(21) Application number: 61-084885

(71)Applicant: MATSUSHITA ELECTRONICS

CORP

(22) Date of filing:

15.04.1986


(72)Inventor: YOSHIDA MICHIO

(54) MOS TYPE OUTPUT CIRCUIT ELEMENT

(57) Abstract:

PURPOSE: To elongate sharply peripheral lengths of MOS transistors, and to enable high density integration of the transistors having favorably areal efficiency by a method wherein the polysilicon gate of the MOS transistors is arranged in a slant lattice type, and the element is so constructed as to make a source wiring and a drain wiring be formed alternately by every line in one diagonal direction of the lattice of isolated diffusion layers of the plural number surrounded with the gate thereof.

CONSTITUTION: Out of isolated diffusion layers of the plural number surrounded with a polysilicon gate 1 arranged in a slant lattice type, the layers in the line in one diagonal direction of the lattice are assembled as to form one group, and source wirings 10, drain wirings 11 are formed alternately by every line as to make the line of the layers 4, 5, 6 form the drain diffusion layers, and as to make the line of the adjoining layers 7, 8, 9 form the source diffusion layers, for example. Because width 12 of the source diffusion layers and width 11 of the drain diffusion layers are decided by size of the isolated



diffusion layers in the diagonal direction, arrangement of the elements can be attained by the minimum interval 13 of the Al wirings, and the pitch I of the parallel transistors is reduced as compared with the usual construction. Moreover peripheral lengths of the transistors, namely channel width of the MOS transistors is also enlarged effectively.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62-242364

@Int_Cl.1

識別記号

庁内整理番号

匈公開 昭和62年(1987)10月22日

H 01 L 29/78 29/52

8422-5F

審査請求 未請求 発明の数 1 (全3頁)

ᡚ発明の名称

MO S形出力回路素子

②特 願 昭61-84885

②出 願 昭61(1986)4月15日

の発 明 者 吉 田 道 雄 の出 願 人 松下電子工業株式会社

門真市大字門真1006番地 松下電子工業株式会社内

門真市大字門真1006番地

四代 理 人 弁理士 星野 恒司 外1名

明 权 相

- 1. 発明の名称 MOS形出力回路索子
- 2. 特許請求の範囲

ポリシリコンゲートが格子状のパターンを有し、 前記ポリシリコンゲートに囲まれた複数の分離拡 数層のうち、格子の一対角方向の列を一組として 交互の粗毎にソース配線及びドレイン配線を施し てなることを特徴とするMOS形出力回路為子。

3. 発明の詳細な説明

(遊業上の利用分野)

本務明は、MOS形出力回路滑子、より詳細には発光ダイオード、登光表示管、トライアック等を直接駆動できる出力バッファ装置のMOS形出力回路滑子の構造に関するものである。

(従来の技術)

近年、MOS集積回路においても、大電流トランジスタにより、周辺機器や表示素子を直接駆動・ できるような高出力性能が要認されている。

第2回は、 従来のMOS形出力回路煮子のパタ

ーンを示したものであり、1 . 2 . 3 はポリシリコンからなるゲート、4 . 5 . 6 はドレイン拡散層、7 はソース鉱散層、10はソース配線、11はドレイン配線、20、20はドレインコンタクト、30。30はソースコンタクトである。 第2 図から判るように、ゲート1 . 2 . 3 で関連れたドレインをとるために、その観2、を受し、またゲート1 . 2 . 3 に対応するトランジスタの各ソース拡散層は、ソース配線10とコンタクトをとるために、4 . を必要とする。従って、個々のトランジスタはピッチ&で配列されることになる。

第3回は、上記MOS形出力回路妻子の等価回路を示したものであり、ドレイン配線11がパッド電低12に導かれ、またポリシリコンゲート1, 2, 3が共通ゲート領子13にまとめて接続されている。

(発明が解決しようとする問題点)

一般に、大電流負荷を駆動するには、トランジスタの並列配置の数を増やすか、若しくは並列数は関一で、個々のトランジスタの周辺長、いわゆ

- 2 -

特周昭62-242364(2)

るチャネル報を大きくする必要があるが、上記様 成によれば、LSIチップにおける占有面積が大 きくなって、高条積化に適さない回路素子の配置 となっている。

本発明は、上記従来技術の問題点を解決するも ので、高条積化に避した回路飛子の配置をもつM OS形出力回路業子を提供するものである。

(問題点を解決するための手段)

MOSトランジスタのポリシリコンゲートを斜 め格子状の配置とし、そのゲートに囲まれた複数 の分離拡散層の、格子の一対角方向の列毎に交互 にソース記録及びドレイン記録を施す構成とする。

上記様成によれば、斜め格子状のゲートに対向 してソース及びドレインも斜め方向に交互に配列 された構成となり、Ast配線の最小間隔で素子の 配置ができるので、トランジスタの周辺長を大幅 に長くすることができる。

(実施例)

以下図面を参照して実施例を詳細に説明する。

ネル幅も実効的に大きくなる。しかも隣接するゲ ートが接続されているので、ゲート信号線の抵抗 を小さくすることができる。

(発明の効果)

以上説明したように、本発明によれば、大電流 駆動用のトランジスタを含むMOS形出力回路崇 子を両積効率よく、高密度に集積化することがで きるとともに、ゲート信号の入力抵抗を低減でき るため高速動作にも適する等の効果を奏するもの である。

1. 図面の簡単な説明


第1麼は、本発明の一実施例の素子の配置を示 す平面図、第2図は、従来例の妻子の配置を示す 平面図、第3回は、周滑子の等価回路図である。

1 … ゲート、 4~6 … ドレイン拡散層、 7~9 … ソース拡散層、 10 … ソース配線、 11 … ドレイン配線、 20, 20 … ドレインコ ンタクト、 30,30 … ソースコンタクト。

第1阕は、本発明の一実施例を示したものであり、 1は斜め格子状に配置されたポリシリコンゲート で、この格子状ゲートに囲まれた複数の分離拡散 層のうち、格子の一対角方向の列を一組として、 例えば4,5,6の列をドレイン拡散層、その瞬 の7,8,9の列をソース拡散層とするように、 交互の列毎にソース配線10、ドレイン配線11が形 成されている。20, 20は、ドレイン拡散層とドレ イン配線11とのコンタクト、30,30は、ソース拡 牧層とソース配線10とのコンタクトである。 個々 のソース及びドレインは、ゲートを介して斜めに 配置されている。そして各ソース、ドレインは、 それぞれ2個以上の並列トランジスタのソース、 ドレインとなっている。

以上のような本央施例の構成によれば、ソース 拡散層の幅 8.及びドレイン拡散層の幅 8.は斜め 方向の寸法となるため、AI配線の最小間隔 a。で **渋子の配置ができ、並列トランジスタのピッチ** a は従来構成のものより小さくなる。また、トラン ジスタの周辺長、即ちMOSトランジスタのチャ

第 | 図



1 ... 7-1

4~6 … ドレイソ仏教者


7~9 … リース拡散層

10… リース 包珠

川… ドレイン紅丝

20… ドレインコンタクト

30- 4-2 37971



第 3 図

